视环会
当前位置:零部件网>新闻首页>明星企业

AMD、ARM、Intel等十巨头打造小芯片互通规范“UCIe”

2022-03-03 11:48:46快科技阅读量:163 我要评论


导读:UCIe标准的全称为“Universal Chiplet Interconnect Express”(通用小芯片互连通道),在芯片封装层面确立互联互通的统一标准。

  3月2日,ASE、AMD、ARM、Google Cloud、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨头联合宣布,成立行业联盟,共同打造小芯片互连标准、推进开放生态,并制定了标准规范“UCIe”。
 
  UCIe标准的全称为“Universal Chiplet Interconnect Express”(通用小芯片互连通道),在芯片封装层面确立互联互通的统一标准。
 
  UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等,并利用了PCIe、CXL两种成熟的高速互连标准。
 
  该标准最初由Intel提议并制定,后开放给业界,共同制定而成。
 
  UCIe标准面向全行业开放,相关白皮书已提供下载,规范也可以联系UCIe联盟获得。
 
  随着行业、技术的变化,传统单一工艺、单一芯片的做法难度和成本都越来越高,亟需变革。
 
  数据显示,10nm芯片的设计成本为1.744亿美元,7nm芯片飙升到2.978亿美元,5nm芯片更是高达5.422亿美元,即便是行业巨头也越来越吃力。
 
  为此,芯片巨头们在推动先进工艺的同时,也在全力开发新的封装技术,将多颗不同工艺、不同功能的小芯片,通过2D、2.5D、3D等各种方式,整合在一起,更灵活地制造大型芯片。
 
  AMD目前的锐龙、霄龙处理器,Intel未来的酷睿、至强处理器,都是典型的小芯片。
 
  Intel Ponte Vecchio计算加速卡更是集大成者,4844平方毫米的空间内封装了多达63个Tile小芯片单元,使用五种不同的制造工艺,晶体管总数超过1000一个。
 
  当然,以往的小芯片封装都是各家厂商自行其是,而新的UCIe标准规范,让不同厂商的小芯片互通成为可能,允许不同厂商、不同工艺、不同架构、不同功能的芯片进行混搭,x86、ARM、RISC-V集成在一起也不是不可能。
 
  事实上,就在日前,Intel明确提出要推动开放的小芯片平台,并横跨包括但不限于x86、ARM、RISC-V等多样化指令集,打造模块化产品。
 
  显然,Intel当时说的就是这个UCIe联盟。
 
  原标题:AMD、ARM、Intel等十巨头打造小芯片互通规范“UCIe”
版权与免责声明:1.凡本网注明“来源:百分零部件网”的所有作品,均为浙江兴旺宝明通网络有限公司-兴旺宝合法拥有版权或有权使用的作品,未经本网授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的,应在授权范围内使用,并注明“来源:百分零部件网”。违反上述声明者,本网将追究其相关法律责任。 2.本网转载并注明自其它来源(非百分零部件网)的作品,目的在于传递更多信息,并不代表本网赞同其观点或和对其真实性负责,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品第一来源,并自负版权等法律责任。 3.如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
全部评论

昵称 验证码

文明上网,理性发言。(您还可以输入200个字符)

所有评论仅代表网友意见,与本站立场无关

相关新闻
推荐产品